近日英特尔在ISSCC 2025上，公布了其在半导体制造领域的一些进展，介绍了备受期待的Intel 18A工艺技术，其中强调了SRAM密度的重大改进。近年来SRAM单元的扩展已经变得相当困难，遇到了SRAM单元缩减放缓的问题。台积电（TSMC）在3nm制程节点上就没有什么改进，与5nm制程节点基本没区别，不过传闻到2nm制程节点似乎也会有质的改变。
据HardwareLuxx报道，英特尔展示了自己的成果，称SRAM位单元尺寸将从Intel 3工艺的0.03μm²缩小到Intel 18A工艺的0.023μm²，HDC也显示出类似的改进，缩小到0.021µm²，取得了不错的进步。相比之下，台积电N5、N3B和N2工艺的SRAM位单元大小分别为0.021µm²、0.0199μm²和0.0175μm²。
预览
英特尔还在Intel 18A引入了PowerVia背部供电技术，这是其解决处理器逻辑区域电压下降和干扰的首选方法。英特尔采用了“环绕阵列”方案，战略性地将PowerVias应用于 I/O、控制和解码器元件，同时优化了位单元设计，而无需正面供电。
